基于全自旋逻辑器件的三输入奇偶校验器设计及其时钟控制方法
Design of a Three-Input Parity Checker Based on an All-Spin Logic Device and Its Clock Control Methodology
李佳起：大连东软信息学院智能与电子工程学院，辽宁 大连
版权 © 2017 李佳起。本期刊文章已获得知识共享署名国际组织(Creative Commons Attribution International License)的认证许可。您可以复制、发行、展览、表演、放映、广播或通过信息网络传播本作品；您必须按照作者或者许可人指定的方式对作品进行署名。