8通道超低温温度数据采集管理板

8-Channel Ultra-Low Temperature Data Acquisition Management Board

摘要: 随着超导磁悬浮列车的快速发展，低温超导磁悬浮列车已成为研究的重要方向。本文基于“低温超导磁悬浮列车”项目的试验阶段列车在行驶过程中对超导磁体的温度采集需求，设计了可采集8通道超低温温度信号的采集管理板，选用DSP为数据处理主控芯片，FPGA为逻辑驱动主控芯片，通过恒流源信号转换、信号调理电路以及AD菊花链，实现8通道采集精度为1%的温度数据的采集，通过仿真验证采集管理板软件设计的合理性，最终本文采用上位机软件采集温度数据并进行分析，验证该方案的可行性。

Abstract: With the rapid development of superconducting maglev trains, low-temperature superconducting maglev trains have become an important research direction. In this paper, based on the requirements of temperature acquisition of superconducting magnets during the train running during the test phase of “low-temperature superconducting maglev train” project, a collection management board that can collect 8-channel ultra-low temperature signals is designed. DSP is selected as the data processing main control chip, and FPGA is selected as the logic-driving main control chip. Through constant current source signal conversion, signal conditioning circuit and AD Daisy chain, the 8-channel temperature data acquisition accuracy of 1% was realized. The rationality of the acquisition management board software design was verified by simulation. Finally, the paper adopted the upper computer software to collect temperature data and analyze it, verifying the feasibility of the scheme.

1. 绪论

目前世界上已经有美国两家公司和中国航天科工集团对外宣布开展速度高于1000 km/h的运输系统研究，由航天三院研发的“低温超导的磁悬浮交通”项目，预计列车的行驶速度能够达到1000 km/h，目前该项目仍处在试验阶段，该项目中很多技术都是国内甚至世界首次，因此低温磁浮系统中超导磁体温度的采集十分重要[1]。

超导磁体盒中的超导线圈提供支撑车厢的磁悬浮力，放置在车厢底部，超导磁体线圈放置在超导磁体盒中，通过向超导磁体盒充入液氦并外加40 mT的磁场使得低温超导线圈达到超导状态，同时维持超导磁体盒的真空状态，实现线圈的持续超导状态，为列车提供磁悬浮力。当超导磁体盒内部温度升高时，会打破超导磁体的超导状态，磁浮交通系统就会出现安全隐患。通过对磁体盒内部进行温度测量，便于了解磁体盒内部超导磁体的健康状态，为系统技术指标的验证提供数据支撑，同时也为超导磁体盒的优化提供依据[2]-[4]。

温度采集管理板输入温度信号的量级是根据被测对象超导磁体盒内部最低温度来确定的。磁体盒内部温度在列车工作过程中由常温300 K降低4 K达到低温超导的超导温度，温度信号的采集选用Cernox电阻传感器的Cx-1030，能够测量的温度范围为100 mK~420 K，满足超导磁体超导状态的最低温度和环境的最高温度，因超低温传感器的非绝对线性，在使用时通过Cernox电阻传感器数据手册在软件上标定传感器输入温度和传感器输出电阻[5]-[8]。

依据低温超导磁悬浮列车实验中测试对象的信号量级分析，得出本文设计的低温高磁场下的串行采集数据流管理系统的技术指标，如表1所示。

Table 1. Serial acquisition of data stream management system metrics

表1. 串行采集数据流管理系统指标

指标名称	指标要求	单位
温度测量范围/通道数	4 K~373 K	8通道
通道采样最高频率	200 K	每通道
各通道精度	1%	每通道

2. 数据采集管理系统的硬件设计

本章主要介绍温度数据采集管理系统的硬件设计，如图1所示，主要包括电源转换电路、恒流源信号转换电路、调理电路以及AD菊花链。分析了各个电路的输入输出指标，从理论上论证电路设计的合理性。

Figure 1. System structure diagram

图1. 系统结构图

2.1. 电源转换电路

底板总线提供5.5 V电压为数据管理板供电，而FPGA和DSP的供电电压需要3.3 V和1.8 V。TPS54350降压芯片的电压输入范围为4.5 V~20 V，持续可以输出3 A的电流(峰值电流为4 A)，转换效率可以达到90%以上，输出电压精度为1%，输出电压最低可调至0.891 V，满足FPGA和DSP的供电电压需求，因此选用TPS54350构建电源转换电路，如图2所示。其输出电压为：

$V_o=\frac{\left(R+R_g\right)\ast V_i}{R}$ (1)

其中，V_o表示电源转换电路输出电压，V_i表示输入电压，R为输出调节电阻，R_g为固有电阻(典型值为1 K)。根据式(1)改变输出调节电阻的大小，可以调节降压后的输出电压。在降压电路中通过选用高精度输出电阻R47_1的阻值为374 Ω以及输出电阻R48_1的阻值为910 Ω，获取供电电压3.3 V和1.8 V。

2.2. 恒流源信号转化电路

恒流源电路由基准电压源、运算放大器以及DCDC电压转换器组成。恒流源电路图如图3所示。本设计选用ADR02芯片产生高精度5.5 V电压作为运算放大器LM7702的输入V1，同时选用电容C3、C4增加ADR02的抗干扰能力，保证LM7702输出恒流源的精度。因LM7702是双端供电，选用EM7660电压转换芯片产生运算放大器LM7702的−5 V供电电压，与底板中总线上的5 V共同为运放供电。使用LM7702运算放大器搭建恒流源产生电路。

Figure 2. Power conversion circuits

图2. 电源转换电路

Figure 3. Constant current source circuit diagram

图3. 恒流源电路图

图3恒流源电路中LM7702运算放大芯片内部包含两个运算放大器，其恒流源产生电路等效如图4所示。

Figure 4. LM7702 constant current source circuit equivalence diagram

图4. LM7702恒流源电路等效图

放大器A1是使用RS两端的电压降作为反馈信号的差分放大器。放大器A2是一个缓冲器，它消除了来自RS电阻器负载侧的误差电流。根据运算放大器的虚短、虚断以及叠加定理建立方程：

$\frac{V_{2}R}{R+R}+\frac{\left(V_o-IR\right)R}{R+R}=\frac{V_{1}R}{R+R}+\frac{V_{o}R}{R+R}$ (2)

根据式(2)通分换算，可得出输出恒流源大小为：

$I=\frac{V_2-V_1}{R_s}$ (3)

根据式(3)，可以通过调节R_s来改变输出恒流源的大小，本文需要恒流源大小为10 uA，因此选用R_s为500 K。本文温度传感器的电阻的输出范围为34~574 Ω，经恒流源产生的电压为0.34 mv~5.74 mv。

2.3. 信号调理电路

由于信号转换电路输出电压往往都很微弱，幅度可能只占ADC量程的一小部分，使得输入信号的幅度与ADC量程相匹配，对于得到最大的ADC转换精度是重要的，所以需要对信号输入信号范围进行调整[9]-[12]。低温超导环境下，存在大量的高频电磁干扰信号，因此调理电路需要选用低通滤波器滤除高频电磁噪声。同时，调理电路的输出为ADC组成的菊花链模数转换电路，为保证ADC输入信号的稳定性和准确度，需添加信号缓冲电路。图5是调理电路的结构。

Figure 5. Conditioning circuit structure diagram

图5. 调理电路结构图

2.3.1. 信号范围调整电路

信号范围调整电路主要包括信号的放大和信号的幅值调整。

恒流源信号转换电路的输出为mv级别的，而AD转换的模拟信号的范围为0~5 V，温度信号满量程的采集不足ADC量程的百分之一，因此需要对信号进行放大以达到ADC识别的范围。选用可调增益的放大器AD8253构建信号放大电路，如图6所示，AD8253通过将A0、A1引脚拉高可以实现1000倍的信号增益，同时该芯片具备低功耗。

Figure 6. Signal amplification circuits

图6. 信号放大电路

ADC采集信号的范围为0~5 V，放大后信号范围超出了ADC的最大量程，因此需要对信号范围进行调整，将信号调整到与ADC量程匹配。选用OPA2364运算放大器具有低失调电压、低功耗等优点，满足设计需求。信号范围调整电路如图7所示。

Figure 7. Signal range adjustment circuits

图7. 信号范围调整电路

信号范围调整电路的输出V_o可表示为：

$V_o=-\frac{1}{4}{V}_i+2.5$ (4)

将放大后的信号调整到AD的中间量程2.5 V附近，增强了信号的转换精度。

2.3.2. 低通滤波器

温度为低频信号，伴随信号输入存在电磁高频噪声，同时放大器也会引入高频噪声，因此在信号范围调整电路后加入低通滤波器消除高频噪声对信号采集的影响，本文选用八阶、低通的MAX7400ESA滤波芯片构成低通滤波电路，如图8所示。

Figure 8. Schematic diagram of a low-pass filter circuit

图8. 低通滤波器电路原理图

MAX7400ESA具备时钟可调转折频率1 Hz~100 kHz，其滤波性能优异，在截止频率之前的衰减几乎为0 dB，MAX7400具备低功耗且使用5 V的供电电压可通过总线供给无需单独做电源转换模块，适合本数据采集管理系统的设计。MAX7400使用方便，通过配置MAX7400的CLK引脚时钟频率的频率就可以设置滤波器截止频率，根据式(5)设置截止频率。

$f_c=f_{clk}/100$ (5)

2.3.3. 信号缓冲

在采集管理板中，使用8通道进行信号传输时，若信号源的阻抗过大会引起ADC输入引脚建立时间不足导致AD转换失真，若各通道的切换速度过快会引起寄生电容的出现导致临近通路出现信号的绕串，选用OPA2346构建缓冲器增大电路的输入阻抗，从而保证信号不失真，信号缓冲电路如图9所示。

Figure 9. Signal buffer circuits

图9. 信号缓冲电路

2.4. AD菊花链

每张采集管理板上都需要采集8个通道数据，为减少采集管理板的布线缩小板子自身体积增加采集的效率，本文选用以AD菊花链的方式进行AD转换[13]-[16]。AD7685支持菊花链的方式进行AD转换、最高可实现250 KSPS的采样，具备16位分辨率无失码、无流水线延迟、低噪声低功耗的优点，满足设计需求。因此，选用AD7685作为模数转换器。AD菊花链电路设计如图10所示。

Figure 10. Schematic diagram of AD daisy chain

图10. AD菊花链原理图

AD7685采用逐次逼近的方式进行模数转换，由FPGA进行逻辑驱动。采用菊花链的方式大大降低了对控制器FPGA硬件资源的占用。

2.5. 双口RAM缓冲区

采用AD菊花链的方式进行模数转换，AD以最高200 K的采样频率对采集信号进行并行AD转换，8个AD转换消耗的时间大大降低，大量数据的传输将减少DSP引脚的持续时间，会导致通信板DSP的引脚持续时间不足，导致在采集的过程中丢数据的现象。而增加引脚的持续时间又会导致数据传输的缓慢，无法将采集数据全部传输给DSP，采集管理板的数据上传同样面临该问题。本文选用型号为IDT70V28的双口RAM作为FPGA与DSP以及DSP与总线的数据缓存区，内部存在64 K存储地址空间，每个地址空间可存储16位数据，由于双口RAM具备两套寻址系统，在设计电路时，不必再考虑存储和读取采集数据的时钟信号切换的问题，能够很好地解决数据传输慢导致实时性差的问题[17]-[22]。

3. 软件设计与仿真

采集管理板的采集过程分为：采集信息配置中和采集进行中。

采集信息配置中：采集管理板的DSP解析总线接收配置信息配置FPGA的驱动信息，包括配置低通滤波器的截止频率、AD菊花链的驱动以及应变桥的调零操作。DSP解析总线的板选通信号，建立上位机的通信链路。

采集进行中：采集管理板FPGA通过驱动AD菊花链进行采集信号的模数转化来获取采集数据，将采集数据传输至采集管理板的DSP，DSP将采集数据进行计算，计算出采集信号的大小，将计算结果通过总线上传。

采集管理板的软件流程图如图11所示。

Figure 11. Software flowchart of the acquisition management board

图11. 采集管理板的软件流程图

3.1. DSP软件设计

DSP程序设计主要分为三个模块：总线管理模块、FPGA交互模块、存储模块。三个模块如图12所示，相互调用共同实现采集管理板DSP的数据处理功能。

Figure 12. DSP software flowchart

图12. DSP软件流程图

总线管理模块主要分为三个功能，如图13所示：总线选通功能、总线配置信息接收功能以及采集数据上传功能。

Figure 13. Software design of the bus management module

图13. 总线管理模块的软件设计

总线选通功能：当总线A0_A7编号与温度采集管理板的出厂编号一致时，DSP将总线缓冲区的双口RAM的CS引脚拉低，采集管理板与上位机建立数据通路

总线配置信息接收功能：采集管理板中的DSP通过外部中断的方式读取上位机向采集管理板双口RAM写入的配置信息。

采集数据上传功能：采集管理板中DSP的FPGA交互模块读取采集数据完成后，将CS_1以及CS_R_1拉高，同时将CS_3和CS_W_3拉低，先向总线缓冲采集区1写入采集数据，不等待1区读取完成，写入完成继续向2区写入采集数据。上位机读取一个采集数据区的同时，DSP向另一个采集数据区写入数据，形成缓冲区的乒乓传输，减少DSP等待读取的时间，提升传输效率。

FPGA交互模块如图14所示，分为两个功能：配置信息的发送、采集数据的接收。

Figure 14. Software design of FPGA interaction modules

图14. FPGA交互模块的软件设计

配置信息的发送：读取总线缓冲区的双口RAM中的配置信息完成后，将CS_1和CS_W_1拉低，将配置信息解析后写入到与FPGA交互的双口RAM。完成上位机的配置信息到FPGA的传输。

采集数据的接收：FPGA将采集数据同样以乒乓的方式进行传输，因此DSP在读取温度数据时，以乒乓的方式读取，首先读取FPGA与DSP交互数据区3的温度数据，读取完成释放数据区3的占有信号，表示数据区3空闲，采集温度数据可覆盖写入，DSP转去读取数据区4，一次往返。

3.2. DSP接口验证

DSP将采集数据以及配置信息写入双口RAM缓冲区是串行采集数据流管理系统数据传输的重要手段，通过使用采集管理板的DSP将0 × 64写入双口RAM缓冲区，写入完成后，读取该扇区的数据再次写入双口RAM的其他地址区，验证DSP读写功能正常。如图15所示，采集管理板将0 × 64写入总线缓冲区的扇区1 (0 × 120,000是双口RAM映射的首地址)，写入完成后将写入数据读出重新写入与FPGA交互的缓冲区的扇区1，如图16所示，证明DSP读写双口RAM数据正常。

Figure 15. Write data to dual-port RAM

图15. 将数据写入双口RAM

Figure 16. Migrate written data

图16. 搬移已写入数据

3.3. FPGA软件设计

FPGA的程序设计主要分为三个个模块，如图17所示：AD菊花链的驱动模块、调理电路驱动模块、与DSP的数据交互模块。

Figure 17. Software flowchart for FPGA

图17. FPGA的软件流程图

当FPGA的F_Command引脚为高电平时，表示FPGA的数据采集开始，FPGA为ADC配置的时钟为1.6384 MHz，将采样时钟进行分频生成采样时钟SCK。本文将8个AD组成菊花链进行串行接收，根据图18，AD菊花链的驱动逻辑，首先将FPGA与AD的CNV管脚拉高，ADC开始将模拟信号转换为数字信号，等待2.2 us (tconv)后8个AD芯片并行完成模拟信号到数字信号的转换，随后在SCK引脚的128个脉冲信号的上升沿读取SDO引脚的数据，读取完成将CNV引脚拉高，至此完成一次8通道的AD数据采集。

Figure 18. AD daisy chain drive logic

图18. AD菊花链驱动逻辑

调理电路模块主要指MAX7400截止频率的配置。FPGA为MAX7400配置的时钟频率为80 M，根据采集管理板DSP传输的MAX7400低通滤波器的截止频率配置和式，计算需要配置MAX7400低通滤波器的时钟频率，FPGA对80M时钟的分频产生MAX7400芯片的时钟。

3.4. FPGA驱动仿真

采用vivado的modelsim仿真工具对FPGA驱动AD菊花链完成采集数据的模数转换进行仿真，如图19所示，FPGA提供AD菊花链的时钟位为1.6 M，通过XD配置AD菊花链的采样频率为1 kHz，FPGA在CNV拉高后会等待2.2 us完成模数转换，完成转换后FPGA会通过ad7685_sck引脚产生64个脉冲序列读取8个16位AD的转换数据，在每个冲序列的下降沿读取SDO引脚的数据，每16个脉冲表示1个AD读取完成产生一个ad_data_en脉冲信号通知FPGA将采集数据保存，避免下次读取覆盖本次数据出现丢失数据现象。在F_Command信号为高电平时，持续机型进行数据采集，图中时序验证FPGA驱动AD菊花链读取采集数据正常。

Figure 19. Modelsim timing diagram of AD daisy-chain acquisition of collected data

图19. AD菊花链获取采集数据的Modelsim时序图

采用vivado的modelsim仿真工具对FPGA产生MAX7400的时钟进行仿真，FPGA为MAX7400提供的时钟频率为50 MHZ，如图20所示，设置XD的值为1000，产生50 kHz时钟，通过该时序仿真验证FPGA可以根据配置产生指定的时钟提供给MAX7400，从而设置滤波器的截止频率。

Figure 20. Modelsim timing diagram of configuring MAX7400 clock frequency

图20. 配置MAX7400时钟频率的Modelsim时序图

4. 超导温度数据采集

在实验室环境下，如图21所示，采用电阻箱来模拟传感器进行温度传感器的输出，实现温度信号的采集，验证数据采集系统的功能正常[23]-[25]。

通过电阻箱模拟Cernox温度传感器，改变电阻箱的阻值从30 Ω~600 Ω模拟温度传感器温度400 K降到4 K的输出电阻变化，通过上位机软件进行数据监控验证数据设备可以满足实验中温度数据的采集。实验结果如图22所示，横坐标为时间，纵坐标为温度值。

Figure 21. Layout of data collection in the laboratory environment

图21. 实验室环境数据采集布局

Figure 22. Temperature data acquisition

图22. 温度数据采集

根据式(6)，使用matlab计算采集温度数据的精度：

$\mu =\frac{T_c-T_i}{T_i}$ (6)

其中，$T_c$ 为采集某温度值的平均值，$T_i$ 为通过电阻箱模拟的温度值，绘制精度曲线如图23所示。在温度数据采集过程中，串行采集数据流管理系统采集的温度数据误差均小于1%，满足系统设计的温度信号的采集精度需求。

Figure 23. Accuracy curve of collected temperature data

图23. 采集温度数据精度曲线

5. 结论

本文基于“低温超导磁悬浮项目”，设计了一款适用于低温超导磁悬浮列车实验阶段的超低温温度数据采集板。该采集板可进行8通道的温度信号采集，依据实验室环境采集的数据进行分析，证明本系统能够完成低温超导磁悬浮项目实验过程中数据采集的任务，并且精度能够达到要求。